

(11) Publication number:

0

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: **08053507**

(51) Intl. Cl.: **H01L 29/78** H01L 21/336

21/768

(22) Application date: 11.03.96

(30) Priority:

(43) Date of application

publication:

19.09.97

(84) Designated contracting

states:

(71) Applicant: FUJITSU LTD

(72) Inventor: HAYASHI HIROMI

(74) Representative:

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PROBLEM TO BE SOLVED: To automatically stop etching in a surface of a second insulation layer by forming a second insulation layer consisting of metallic oxide whose boiling point of metallic fluoride is specific in a region wherewith a conductive layer is not in contact in a region on a surface of a first insulation layer.

SOLUTION: An etching stopping layer 12 consisting of cobalt oxide (metallic oxide whose boiling point is 250°C or higher), an SiN protection layer 13 and a layer insulation film 14 consisting of SiO2 are laminated in order all over a substrate 1. A resist film 15 is applied to a surface of the layer insulation film 14 and an opening 16 is formed. The layer insulation film 14 is etched by an anisotropic RIE

9a 9c 9b

ased, etching selection ratio of SiO2

used, etching selection ratio of SiO2 to SiN is high, etching can be automatically stopped in a surface of the etching stopping layer 12.

COPYRIGHT: (C)1997,JPO

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-246547

(43) 公開日 平成9年(1997) 9月19日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI			技術表示箇所
H 0 1 L 29/78			H01L 2	9/78	3 0 1 Y	
21/336			2	21/28	L	
21/28			2	21/90	C	
21/768			2	29/78 3 0 1 L		
			審査請求	未請求 請求	梵項の数4 〇L	(全 7 頁)
(21)出願番号	特願平8 - 53507		(71)出願人	000005223		
				富士通株式会	社	
(22)出廣日	平成8年(1996)3月11日			神奈川県川崎市中原区上小田中4丁		
				1 号		
			(72)発明者	林 浩美		
				神奈川県川崎市中原区上小田中1015番地		
				富士通株式会社内		
			(74)代理人	弁理士 高橋	数四郎	


(54) 【発明の名称】 半導体装置及びその製造方法


(57)【要約】

【課題】 MISFETのソース/ドレイン領域に安定 して自己整合的にコンタクトホールを形成する技術を提 供する

【解決手段】 半導体表面を有する基板と、基板の半導 体表面領域に配置されたMISFETであって、基板の 表面上に形成されたゲート電極、及び基板の表面層にか **~ 該ゲート電極の両側にそれぞれ形成されたソース領域** とドレイン領域とを含むMISFETと、ゲート電極の 表面を被覆する第1の絶縁層と、ソース領域及びドレイ コ 領域の少な(とも一方の領域とオーミック接触し、か つ第1の絶縁層の表面の一部の領域に接触する導電層 と、第1の絶縁層の表面上の領域のうち、層間接続層が 接触していない領域に形成され、金属の酸化物からなる。 第2の絶縁層であって、該金属のフッ化物の沸点が25 O C以上である第2の絶縁層とを有する。

実施例によるMISFETの製造





【特許請求の範囲】

【請求項1】 半導体表面を有する基板と、

前記基板の半導体表面上に形成されたゲート電極、及び 前記基板の表面層にあい。該ゲート電板の両側にそれっれ 形成されたパース領域とトレイン領域とを含むトランジ スタと

前記ケート電極の表面を映魔する第1の絶縁層と。 前記ソース領域及の下レイン領域の少なくとも一方の領域とオーミック接触し、かつ前記第1の絶縁層の表面の一部の領域に接触する導電層と

前記第1の絶縁層の表面上の領域のうち、前記導電層が接触していない領域に形成され。金属の酸化物からなる第2の絶縁層であって、該金属のアッ化物の沸点が250で以上でもの前記第2の絶縁層とを有する半導体装置。

【請求項2】 前記第2の絶縁層が酸化コベルトで形成されている請求項1(に記載の半導体装置。

【請求項う】 半導体表面を有する基板の診半導体表面 領域に、ゲート電極。その両側の前記基板に表面層にそれぞれ形成されたソース領域及びトレイン領域、及び該 ゲート電極の表面を覆う第1の絶縁層を含んで構成されるトランプスタを形成する工程と、

前記第1.70絶縁層の表面及び前記基板の露出した表面を、金属の酸化物であって該金属のマッ化物の沸点が250で以上である金属の酸化物からなる第2の絶縁層で覆う工程と

前記第2の絶縁層の上に、診第2の絶縁層とはエッチング耐性の異なる絶縁材料からなる第3の絶縁層を形成する工程と

前記第300絶縁層の上に、前記ソース領域及びドレイン 領域のうち少なくとも一方の領域に対応した開口を有するエッチングでスク層を形成する工程と、

前記エッチングマスク層をマスクとして、前記開口が形成された領域の前記第3の絶縁層を全厚さ分エッチングする工程と、

前記開口が形成された領域の前記第2の絶縁層を除去し、少なくとも前記ソース領域及びドレイン領域のうち前記ニガの領域の表面を露出させる工程と

前記ソープ領域及びドレイン領域のうち前記一方の領域 の露出した表面上に導電性材料からなる導電層を形成する工程とを含む半導体装置の製造方法。

【請求項4】 前記第2の絶縁層で覆っ工程の後。前記第3の絶縁層を形成する工程の前に さらに、前記第2の絶縁層の上に、窒化シリコンからなる第4の絶縁層を形成する工程を含み。

前記第3の絶縁層をエッチングする工程の後、前記第2の絶縁層を除去する工程の前に、さらに、フッ素系のエ

された領域に前記第2の絶縁層を露出させる工程を含む 請求項3に記載の半導体装置の製造方法

【全明四詳細交説明】

【9001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、MISFETのソース。ドレイン領域に自己整合して上層配線とのコンタクトホールを形成した半導体装置及びその製造方法に関する。

[0:002]

【従来の技術】図3を参照して、MISFF Tのソース ドレイン領域に自己整合してコンタクトホールを形成 する従来の方法を説明する。

【10003】図3(A)に示すように、シリコン基板5 のの表面に形成されたフィールド酸化膜51により活性 領域が画定されている。この活性領域に、ツース領域5 2、トレイン領域53及びケート電極55からなるMI SFETとソース領域53 ドレイン領域54及びゲート電極56からなるMISFFTが形成されている、一方のMISFETのドレイン領域53と他方のMISF ETのソース領域53とは共通である。デート電極55 及び56の表面は、それぞれ絶縁層57及ひ58によって覆われている。

【0004】図3(B)に示すように 絶縁層57及び58の表面及び露出した基板の表面を覆っように窒化シリコン(SiN)からなるエッチング停止層59を形成する エッチング停止層59の上に、化学気相成長(CVD)によるSiO。膜とスピンオングラス(SOG) 法によるSiO。膜の積層からなる層間絶縁膜60を形成する。

【0005】層間絶縁膜60の表面上にレジスト膜61を塗布し、ソース/ドレイン領域53に対応する領域に開口62を形成する。開口62の図の両端は、それぞれゲート電極55及び56の端部と重なっている。

【0006】レジスト膜61をエッチングでスクとし、エッチング停止層59に対して層間絶縁膜60を選択的にエッチングしてコンタクトホール63を形成する。コンタクトホール63の底面には、S1Nからなる絶縁層59が露出する。

【0007】図3(C)に元寸よっに、熱リン酸を用いたウェットエッチングにより。コンタクトナール63の底面に露出した絶縁層5つを除去する。コンタクトホール63の底面にソースドトレイン領域53の表面が露出し、側面の下方領域に絶縁層57及び58の表面の一部が露出する、熱リン酸によるウェットエッチングでは、SiO。層に対するSiN層のエッチング選択比が高いため、エッチング停止層59が除去されても、コンタクトナール63の側面の下が領域に霧中し、絶録層である

整合的にソース。ドレイン領域ラ3の表面を露出させるコンダクトホール63を形成することができる。

【10009】ウェットエッチングは等方的に進むため、エッチング停止層59がサイドエッチングされ、コッククトホールのドの側面に基板面に平行な同さの溝の上が形成される。コンタクトホールの3内に上層配線を形成すると、溝の上のためご配線層のカバレッジが悪化する

【①①1①】溝り4の形成を防止するために。エッチング停止層59を異方性の反応性イオンエッチング(RTE)により除去する方法が提案されている。

【りり11】図3(D)は、RTEによりエッチンで停止層5分をエッチングした後の基板の断面図を示す。RTEのエッチングガスとしては、例えばCF。との一との混合ガスを用いる。RTEによるエッチングは異り性を有するため、エッチング停止層5つはほとんどサイドエッチングされない。

【りり12】しかり、RIFではSIO。層に付するSIN層のエッチング選択比を大きてできないため、SIO、からなる絶縁層57及び58の一部もエッチングされる。絶縁層57及び58のエッチングが進むと、デート電極55及び56とが伝統してしまり、上層配線とゲート電極55及び56とが短絡してしまり、

[0013]

【発明が解決しようとする課題】図3で説明したように、エッチング停止層59をウェットエッチングすると、コンタクトホールの側面に溝が形成され上層配線のカバレッジが悪化する。エッチング停止層59をRIEにより除去すると、ゲート電極55及び56と上層配線層とが短絡してしまう場合がある。

【0014】本発明の目的は、MISFETのソース/ドレイン領域に安定して自己整合的にコンタクトホールを形成する技術を提供することである。

[0015]

【課題を解決するための手段】本発明の一観点によると、半導体表面を有する基板と、前記基板の半導体表面領域に配置されたメタルインシュレータセミコンダクタ電界効果型トランジスタ(MISFET)であって、前記基板の表面上に形成されたゲート電極、及び前記基板の表面層にかつ該ゲート電極の両側にそれぞれ形成されたソース領域とドレイン領域とを含む前記MISFETと、前記ゲート電極の表面を被覆する第1の絶縁層と、前記ソース領域及びドレイン領域の少なくとも一方の領域とオーミック接触し、かつ前記第1の絶縁層の表面の一部の領域に接触する導電層と、前記第1の絶縁層の表面の一部の領域に接触する導電層と、前記第1の絶縁層の表面の

着禁制 (2016)

第二の絶縁層とを有する半導体装置が提供される

【0015】金属フッ化物の沸点が250で以上となる 金属の酸化物で形成されている第2の絶縁層は「フッ素 系のエッチングカスに対するエッチング耐性が高い。こ いため、第3の絶縁層よりも上側の層をフェ素系のエッチングガスを用いて除去する際に、第2の絶縁層がエッチング停止層として作用する

【)〇17】 本発明の他の観点によると、 半導体表面を 有する基拠の該半導体表面領域に、ゲート電極。その両 側の前記基板の表面層にそれぞれ形成されたソース領域 - 及びドレイン領域。及び該ゲート電極の表面を覆っ第1 ジ 絶縁層を含んで構成されるメタルインショレータセミ コンダクダ電界効果型トランジスタ(MISFET)を |の露出した表面を、金属の酸化物であって診を属のマル 化物の沸点が250(以上である金属の酸化物からなる 第2の絶縁層で覆って程と「前記第2の絶縁層の上に」 診第三の絶縁層とはエッチング耐性の異なる絶縁材料が ふなる第3の絶縁層を形成する正程と「前記第3の絶縁」 層の上に「前記ソープ領域及びドレイ、領域のうち少な」 - 、とも一方の領域に対応した開口を有するエッチングで スク層を形成する工程と「前記エッチングで スク層をで スクとして。前記開口が形成された領域の前記第3の絶 縁層を全厚さ分エッチングする工程と「前記開口が形成」 された領域の前記第2の絶縁層を除去し、少なくとも前 記ソース領域及びドレイン領域のうち前記一方の領域の 表面を露出させる工程と「前記ソース領域及びドレイン 領域のうち前記一方の領域の露出した表面上に導電性材 料からなる導電層を形成する工程とを含む半導体装置の 製造方法が提供される。

【0018】本発明の他の観点によると、前記第2の絶縁層で覆う工程の後、前記第3の絶縁層を形成する工程の前に、さらに、前記第2の絶縁層の上に、窒化シリコンからなる第4の絶縁層を形成する工程を含み、前記第3の絶縁層をエッチンクする工程の後、前記第2の絶縁層を除去する工程の前に、さらに、ファ素系のエッチングガスを用いたドライエッチングにより。前記開口が形成された領域の前記第4の絶縁層を、前記第2の絶縁層に対して選択的にエッチ、プレー前記開口が形成された領域に前記第2の絶縁層を露出させる1程を含む半導体装置の製造方法が提供される。

【10019】第2の絶縁層は、フッ素系のエッチングガスに対するエッチンで耐性が高いため。第4の絶縁層をエッチンでする際に第2の絶縁層がエッチング停止層として作用する

【①①20】

【発明の実施の形態】図1を参照して「本発明の実施例

活性領域表面を酸化して、ゲート酸化膜 4 a、4 b となるゲート酸化膜層を形成する。ゲート酸化膜層の上に化学気相成長(C V D)によりボリシリコンからなるケート電極され、5 b を形成するためのボリシリコン質を推動する。ボリシリコン質の上にC V D によりドートの合なる上部絶縁膜りは、6 b を形成するための上部絶縁を推積する。

【りり21】ゲート酸化膜層」ポリシリコン層及び上部 絶縁層からなるら層構造をバターニングし、活性領域内 にデート酸化膜4 a、ゲート電極5 a 及び上部絶縁膜ら a からなるメサ構造体 7 a 一 及びゲート酸化膜4 b、ゲート電極5 b 及び上部絶縁膜もじからなるメサ構造体 7 b を形成する。上部絶縁層及びゲート酸化膜層のエッチングは、例えば、エッチングガスとしてCF4 ・CHF と を用いたRIEにより行い。オリンリコン層のエッチングは、例えば、エッチングガスとしてCI1。・02 を 用いたRIEにより行う

【10022】メサ構造体ア(及び76をマスクとして シリコン基板上にAs等の n型不純物をイオン注入し 低濃度ドレイン(1.00)構造形成のための低濃度領域 ろユ〜3~を形成する

【ロロコラ】図1(B)に示すように、メサ構造体でも及びでもの側面に、それぞれSiO。からなるサイドウォール絶縁体8a及び8bを形成する、サイドウォール絶縁体8a及び8bは、例えばCVDにより等方的にSiO。膜を堆積し、RIE等の異方性エッチングにより平坦部上のSiO。膜を除去してメサ構造体8a及び8bの側壁にSiO。膜を残すことにより形成する、

【ロ024】メサ構造体では、7b及びサイドウォール 絶縁体8a、8bをマスアとしてAs等のn型不純物を イサン注入して活性化アニールを行うことにより、高濃 度のソース。ドレイン領域ウェ〜9cを形成する。サイ ドウォール絶縁体8a 8bの下方には低濃度のn型領 域3a~3cが残り、LDD構造が形成される。

【0023】図1(C)に示すように、基板表面全面に厚さ80~300nmのコバルト(Co)層10を堆積する。500~600でで数十秒~数分間の熱処理を行っ。ソース。ドレイン領域9a~9cとCo層10との界面でシリサイド反応が起こり、界面にそれぞれコバルト、リサイド(CoSi)層11a~11cが形成される。なお、熱処理前にCo層10の表面上に窒化チタン(1iN)等のキャップ層を形成してもよい、キャップ層を形成することにより、シリサイド反応を安定させることができる

【 0 0 2 5 】 C 5 5 阿 1 1 a 5 1 1 c を形成した後 日。S 0 4 2 日。 0 。との混合液を用いて未反応のじる 阿 1 0 を除去する - 13、及びSi0。からなる層間絶縁膜14をこの順番 - に積層する。保護層13は、基板上方がらの水分等の侵 - 人を防止する

【0023】エッチング停止層12は「例えばターケットとして行う、スパッタガスとしてアルコン(Ar)と酸素(0)・の混合力スを用いた反応性スパッタリングにより形成する、または、ターゲットとして行う、スパッタガスとしてArを用いたスパッタリングにより行う層を形成し、その後、酸素雰囲気中で温度300円以上の熱処理を行い行う層を酸化して形成してもよい

【0029】保護層13は 例えば、原料としてSiH + とNH を用いたプラズマCVDにより形成する。層間絶縁膜14は、例えば、原料としてSiH4とNgのを用いたプラズマCVDにより厚き250mmのSiO 膜を形成し、その後SOGによる厚さ200mmのSiO 膜を形成し、エッチバックして表面を平均化することにより形成する。

【0030】図1。E)に示すよっに、層間絶縁膜14の表面上にレジスト膜15を塗布し、フォトリソグラフェによりソース・ドレイン領域の。に対応する領域に開ビ116を形成する。開口16の図の両端は、デート電極5a 5bの端部と重なっている。

【0031】レジスト膜1ラをエッチングでスクとし、エッチングガスとしてC。F。とCOとの混合ガスを用いた異方性のRIEにより層間絶縁膜14をエッチングする。このエッチングガスを用いたRIEでは、SiNに対するSiO。のエッチング選択比が高いため、エッチング停止層13の表面でエッチングが自動的に停止する。

【0032】SF6 系のエッチングガスを用いた異方性 RIEにより、層間絶縁膜14がエッチングされた領域 の保護層13を除去する。保護層13のエッチングが異 方的に進むため、サイドエッチングはほとんど起こらない。また、SF6 系のエッチングガスを用いたRIEでは、酸化コバルトに対するSiNのエッチング選択比が 大きいため、エッチング停止層12の表面が露出した時 点でエッチングが自動的に停止する。保護層13のエッチング後、レジスト膜15を除去する。

【0033】このようにして、開口16が形成された領域に、コンタクトオール17が形成される。コンタクトオール17が底面及び側面の下方領域には、エーチング停止層12の表面が露出している。

【0034】異方性R [Eでは、SiO] に対するSi Nのエッチング選択比を大き、することが困難である。 従って、酸化コバルトからなるエッチング停止層12が なければ保護層13の全厚さ分をエッチングした時点で 選択的にエッチングを停止することが困難となる。保護 【10035】図』(A)に示すように、コンタフトホール 1 7 の底面及び側面の下方領域に露出しているエッチンク停止層 1 日を除去する。エッチンク停止層 1 日の除去は、例には、A とこうスプを使用した物理的プリーニックを行うことにより行う。この物理的プリーニンクは、後の1程でコンタフトボール内にプラグを形成するでののスパータリング用チャンパと同一のチャンパ内で行うことができる。

【10036】エッチング停止層12の厚さは、サイドウェール絶縁体8点、8b 及び上部絶縁膜6点 ちもの厚さに比べて十分薄いため、エッチング停止層12のみを容易に除去することができる。このようにして、底面に下る51層11点、側面の下方領域にサイドウォール 1元を形成することができる。出したコンタフトホール1元を形成することができる。10037】図2(B)に示すように、コンタフトが同20及び寝ングを着層ストル1元の内面に、コンタフトボール1元の内部をタングを指し、コンタフトボール1元の内部をタングを増えた。アラグ22で埋め込む。コンタフトメフル層、下1円からなる国にで1からなるコンタクトメフル層、下1円からなる国にで1からなるコンタクトメフル層、下1円からなるカンダフトメフル層、下1円からなる地積着層及びタングステン層を積層し、この積層構造をエッチバックすることにより形成する。

【ロ038】層間絶縁膜14及びマングステンプラグ2 2の上面を覆り配線層23を形成する。配線層23は、 例えば、下から順番にTiN層 Al-Si-Cu合金 層及びTiN層を積層して形成する。

【0039】上記実施例によると、図1(E)の工程で説明したように 保護層13のエッチング時にエッチング停止層12の上面でエッチングを自動的に停止できる。また、図2(A)の工程で説明したように、コンタプトホール17の底面及び側面の下方領域に表出したエッチング停止層12を容易に除去することができる。このため、コンタフトホール17の形成時におけるオーバエッチングを抑制でき、ゲート電極5a、5bがコンタフトホール17の内面に露出することを防止できる。

【0040】図1(E)に示した開口16の端部とデート電極5a、5bの端部とが重なっているが、ゲート電極5a、5bを露出させることなくCoSi層11cの式面を露出させるコンタクトホール17を自己整合的に呼ばすることができる。位置合わせのための余裕を確保するために、ゲート電極5aと5bとの間隔を大きくする必要がないため、半導体装置の集積度の向上を図ることが可能になる

【0.0.4.1】上記実施例では、エッチング停止層として 酸化コバルトからなる層を形成する場合を説明したか。 その上層とのエッチング選択比を高くてきれ材料であた。 N層とエッチング停止層とのエッチンク選択比を高くするためには、エッチング停止層を、金属フッ化物の沸点が250に以上となるような金属、例えばAL、ニッケル(N)」自金(Ft)、ハラジウム(Pt)等の酸化物で形成することが好ましい。

【()) 4.2】また、上記実施例では、コンタクトホールをアラクで埋め尽くし、その上に配線層を形成する場合を説明したが。アラクを用いず、コンタクトホールの内部に直接配線層を形成してもよい

【(10)13】以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更。改良、組み合わせ等が可能なことは当業者に自用であるう。

[0044]

【発明の効果】以上説明したように 本発明によれば、コンタクトホール形成時にゲート電極の上方及び側方がエッチング停止層で覆われているため、エッチング停止層で安定してコンタクトホール形成のためのエッチングを停止させることができる。このため コンタクトホール形成のためのレジストパターンの開口の端部がゲート電極の端部と重なっていても、ゲート電極をコンタクトホールの内面に露出させることなく安定してコンタクトホールを形成することができる。

【図面の簡単な説明】

【図1】本発明の実施例によるMISFETの製造方法を説明するための基板の断面図である。

【図2】本発明の実施例によるMISFETの製造方法を説明するための基板の断面図である。

【図3】従来技術により自己整合的にコンタクトホールを形成する方法を説明するための基板の断面図である。 【符号の説明】


- 1 シリコン基板
- 2 フィールト酸化膜
- 3a、3b、3c 低濃度領域
- 4 a . 4 b ゲート酸化膜
- 5a、5b ゲート電極
- 6年、わり、上部絶縁膜
- 7 a . 7 b . 3 サ構造体
- 8 a、8 b サイドウォール絶縁体
- りょ、りじ、りゅーソースードレイン領域
- 10一コバル下層
- lla.llb llc CoSi層
- 1.2 エッチング停止層
- 13 保護層
- 1.4 層間絶縁膜
- 15 レジスト膜
- 1 / 四日1


111 タンクステンプラグ


こう 配線層


[141]

実施例によるMISFLTの製造









[[43]

